2021-09-26
2018年歐洲推出了歐洲處理器(qì)計劃 (EPI)，旨在提高歐洲超級計算行業(yè)對外國科技公司的獨立性風紙。其核心是采用免費和(hé)開源的 RISC-V 指令集架構，用于在歐洲境内開發和(hé)生産高性能芯片，為歐盟在高性能坐腦計算（HPC）領域提供獨立性。
最新消息，專為高效率和(hé)高吞吐量計算設計的被稱為動街歐洲處理器(qì)加速器(qì)（EPAC）芯片已成功流片，并正在EPI的實驗室進行測試。EPI認為這标志着向本土(tǔ)超級計算硬件邁出的第一步。
歐洲處理器(qì)計劃最初是一個(gè)由來自 10 個(gè)歐洲國家的 28 個(gè)合作夥伴組成的項目，旨在為歐盟配備定制處理低光器(qì)和(hé)技術(shù)，使歐盟成為專注于科學和(hé)創新很很的技術(shù)獨立力量。為實現這一目标，該項目旨在構建一個(gè)完全新輛定制的 HPC 系統，從定制處理器(qì)開始。正如(rú)該項目所指紙國出的：“EPI 活動(dòng)的一個(gè)關(guān)鍵部都慢分是基于 RISC-V 指令集架構開發和(hé)展示完全由歐洲開的短發的處理器(qì) IP，提供名為 EPAC（歐洲處理器(qì)加速器(qì)）的高能效和(hé)高吞吐量加樂綠速器(qì)内核.”
今天，随着第一批芯片在EPI的實驗室中(zhōng)測試，該項目已經兌現了承諾。RISC-V 處理器(qì)是包含多個(gè)專用加速器(qì)的設計，所懂醫有加速器(qì)都以 RSIC-V ISA 及其設計原則為中(zhōng)心。該處理器(qì)包含四塊矢量處理單元(VPU)，由 SemiDynamics 設計的 Avispado RISC-V 内核和(hé)巴塞羅那超級計算中(zhōng可熱)心和(hé)薩格勒布大學設計的矢量處理單元組成。在每話體個(gè)tile中(zhōng)，都有用于緩存系統的主節點和(hé) L2 緩存，這是 Chalmers 和(hé) FORTH 的貢獻。對于額外的加速，有由Fraunhofer IIS、ITWM 和(hé) ETH Zürich 設計的 Stencil 和(hé) Tensor 加速器(qì) (STX)，以及由 CEA LIST 設計的精度可(kě)調處理器(qì) (VRP)。
為了保持所有這些組件之間的連接，EXTOLL開發了一個(gè)高速的片上網絡(NoC)路(lù)由器(qì)和(hé)SERDES。到目前為止還不知道其他的芯片外連接，但是，一哥我們假設将利用DDR5和(hé)PCIe Gen4或Gen5 I/O。
該芯片已經在GlobalFoundries 22納米FDX低功耗半導體節點上成功流片，裸片尺寸為26.97平方毫米。測試封裝是FCBGA類型，有22 x 22個(gè)焊球的網格陣列，該芯片的目标頻率為1GHz。在下(xià)面的圖片中(zhōng)，你(nǐ報愛)可(kě)以看到經典的"Hello World "測試正在新平台上進行。
該芯片的近期前景是不斷改進，與其他仍需設計的 HPC IP 一起，一旦一切準備就緒，EPI 計劃将其整合到一個(gè)強大的 HPC 系統中(zhōng)，用于各種工作負載。
（轉載自EETOP）
